English 
の研究グループ。 東京大学, NTT, 理化学研究所九州大学 科学技術振興事業団 (株式会社科学技術振興機構（JST）は、メモリとプロセッサを分離した新しい量子コンピュータアーキテクチャを提案しました。この設計は、汎用性・可搬性に優れ、実用的な量子コンピュータにおいて、計算時間の増加を3%程度に抑えながら、必要なハードウェアの規模を40%程度に縮小できるとされています。
本研究では、新しい量子メモリ方式を提案することで、実用的なケースでも約90%のメモリ効率を実現できることを示しました。また、メモリアクセスの局所性を利用したキャッシュ構造や通信遅延を隠蔽する仕組みを導入することで、計算時間の増加を抑制しました。
研究ポジショニング（NTT提供）
Conventional quantum computers are dominated by the “quantum circuit type,” which stores all quantum data in a computable register area and executes programs using logic circuits called quantum circuits. However, this method has the drawbacks that the size of the computer tends to become large, and because programs are optimized specifically for a specific computer, it is difficult to port them to different computers.
こちらもお読みください： シュナイダーエレクトリック、日本企業向けに排出権アドバイザリーサービスを開始
特に、誤り耐性量子計算では、量子ビットを2次元的に配置する方法が主流ですが、従来の設計では、データを格納するセルに隣接して計算支援セルを配置する必要があり、メモリの利用効率が低いという問題がありました。フォールトトレラント量子コンピュータとは、量子ビットのノイズによるエラーが計算中に発生しないように、エラーを訂正しながら計算を行う量子コンピュータのこと。量子コンピュータの実用化には不可欠な技術と言われています。
To solve these problems, the research group attempted to apply the “load-store” architecture, which is standard in modern computers, to quantum computers. In the load-store architecture, a computer is divided into memory and a processor, and calculations are performed while exchanging data.
In this method, data movement is handled by abstract commands called “load” and “store,” making it possible to build highly portable programs that are not dependent on the specific structure of the processor or memory. In addition, since memory can be specialized for data storage, high memory utilization efficiency can be expected.
研究グループは今後、提案したアーキテクチャをさらに最適化し、実証実験を行う予定。また、量子コンピュータの実用化を加速するため、プログラミング言語やコンパイルの最適化など、より高度な技術の開発も計画しています。
ソース ゼットネット
日本語